JEDEC最高要求30 KV是因?yàn)檫@是一個(gè)常見(jiàn)的靜電放電(ESD)電壓限制。
ESD是在兩個(gè)物體之間發(fā)生的靜電放電,可能會(huì)損壞電子設(shè)備或?qū)е聰?shù)據(jù)丟失。因此,為了確保設(shè)備的可靠性和穩(wěn)定性,JEDEC制定了30 KV的靜電放電標(biāo)準(zhǔn)。這個(gè)標(biāo)準(zhǔn)是基于實(shí)際測(cè)試和經(jīng)驗(yàn)得出的,可以保證設(shè)備在正常操作和使用過(guò)程中不受到不可接受的靜電放電影響。
JE針對(duì)電子芯片靜電放電(ESD)制定了幾個(gè)標(biāo)準(zhǔn),主要有以下幾個(gè)標(biāo)準(zhǔn)號(hào):1. JEDEC JESD22-A114:這個(gè)標(biāo)準(zhǔn)規(guī)定了集成電路(IC)和元件對(duì)人體模型(HBM)ESD的測(cè)試方法和要求。
2. JEDEC JESD22-A115:這個(gè)標(biāo)準(zhǔn)規(guī)定了IC和元件對(duì)擴(kuò)散模型(CDM)ESD的測(cè)試方法和要求。
3. JEDEC JESD22-C101:這個(gè)標(biāo)準(zhǔn)規(guī)定了IC和元件對(duì)系統(tǒng)級(jí)模型(MM) ESD的測(cè)試方法和要求。
這些標(biāo)準(zhǔn)定義了ESD測(cè)試的條件、儀器設(shè)備和測(cè)試流程,以確保芯片能夠在ESD事件下安全運(yùn)行。每個(gè)標(biāo)準(zhǔn)針對(duì)不同的ESD電壓模型,分別規(guī)定了不同的測(cè)試方法和測(cè)試參數(shù)。